· GB 日本国特許庁(JP)

① 特許出願公開

@ 公開特許公報(A) 平4-98864

(1) Int. Cl. 3

这别起号

庁内整理番号

H 01 L 23/50

9054-4M Y

@公開 平成4年(1992)3月31日

審査請求 未請求 請求項の数 1 (全3頁)

❷発明の名称

の出 願 人

樹脂封止型半導体装置

②特 頭 平2-216146

類 平2(1990)8月16日 多出

由佳子 危免 明 者 九州日本電気株式会社 熊本県熊本市八幡町100番地 九州日本電気株式会社内

熊本県熊本市八幡町100番地

弁理士 内 原 四代 理 人

発明の名称

视路对止型半等体装置

特許請求の範囲

半導体チャアを含んで対止した態質体と、質配 半導体チャアと電気的に推蔵して資配製器体の外 部に毎出した外部リードとを有する概能対土型牛 事体無量において、食配外部リードの展回より限 合う外部リードへ向けて突出した支持部と、限合 う首記支持部の間に介在させて限合う支持部を正 に進載する絶縁体とを備えたことを特徴とする数 路封止型牛等体装置。

発明の詳細な説明

(産業上の利用分野)

本発明は朝鮮対止提早等体装置に関する。

〔従来の技術〕

従来の樹脂対止型半導体装置は、第5位及び第

6 凶に示すように、アイランド1の思想に配置し て設けた内部リード2と、内部リード2に推験し て複数料止領域3の外側に設けた外部リード4 と、預合う外部リード4の相互間を接続して実施 するタイパー5とを有してリードフレームを構成 し、アイランド1の上に牛事体チップを搭載して 樹脂体8で封止し、外部リード4をリードフレー ムから切離し、タイパーちを切得し、外部リード 4 を整形して半導体装置を形成する。

(発明が解決しようとする異態)

上述した従来の御難財企翌年毎年装置は、外部 リードが樹露体より平朽に夫々独立して専出され ているので、外部リードが曲がる時の安慰を生じ 宴覧時に半田台の信頼性が低下するという欠点が

(無難を解決するための手段)

本売明の総数封止整件等体装置は、半導体チャ アを含んで封止した御路体と、吉記牛導体チャア と電気的に搭載して前記製鋼体の外部に専出した 外部リードとを有する御路封止型牛等体装置にお

いて、お記が新リードの毎回より報告うがありー ドへ向けて突出した支持部と、陽合う賞記支持部 の間に介在させて限合う支持部を互に連結する絶 雑体とを備えている。

(実集例)

次に、本発明について図面を参照して説明す

第1因及び第2因は本発明の第1の実施例を説 明するためのリードフレームの平面区及び半幕体 装置の便面図である。

第1因に示すように、アイランド1の崩骸に配 置して設けた内部リード2と、内部リード2と荘 欲して祖政對止領域3の外間に放けた外部リード 4と、観難料止領域3の近暦に設けて外部リード 4 の相互関を推訳して支持するタイパーちと、側 許対止領域3より離れた位置の外部リード4の信 面より限合う外部リードへ向けて突出し、且つ先 婚が互に入り載むように凸部と凹部に形成された 支持部6と、関接する支持部6の間に介在させて 支持部6を互に連結する絶縁体7とを有してリー ドフレームが技术される。

次に、第2回に示すようにアイランド上に半島 体チップ (呂示せず) を搭載し、半幕体チップと 内部リード間を電気的に接続し、包責体8により 樹脂料止保暖内を料止し、リードフレームより外 部リード4及びタイパーを切籠し、外部リード4 を整形して牛等体装置を構成する。

第3因及び第4回は本発明の第2の実施例を設 明するためのリードフレームの平面因及び半導体 芸堂の舞蹈包である。

第3回及び集4回に示すように、除合う外部リ ード4の個面に設けた支持部6が密飾対止係域3 の近傍に設けられ、タイパー5が玄特部6の外側 に設けられている以外は第1の実施例と興味の推 成を有しており、支持部6を連結する絶縁体7を 複数對止工程と同時に形成でき、製造工程を指導 できる効果を有する。

(発明の効果)

以上観明したように本発明は、外部リードの偶 面に設けた支持部の間に絶縁体を介在させて展合


う外部リード相互同を連結することにより、外部 からの機関によるリード交形の防止、及び実質時 の半田付の信頼性を向上させるという効果を有す


図面の簡単な説明


第1四及び第2回は本売明の第1の実施例を収 明するためのリードフレームの平面区及び年暮年 被軍の領面回、第3回及び無4回は本発明の第2 の実施例を表明するためのリードフレームの干価 国及び中等体徴堂の領理国、第5国及び第6回は 従来のリードフレームの一気を示す平面国及び半 罪体装置の領面図である。

1…アイランド、2…内部リード、3…世野村 止領域、4…外部リード、5…テイバー、6…支 特部、7…能操体、8…但数体。

化理人 弁理士 內







CLIPPEDIMAGE= JP401106456A

PAT-NO: JP401106456A

DOCUMENT-IDENTIFIER: JP 01106456 A

TITLE: SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

PUBN-DATE: April 24, 1989

INVENTOR-INFORMATION:

NAME

KURODA, HIROSHI TAKASE, YOSHIHISA

ASSIGNEE-INFORMATION:

NAME

MATSUSHITA ELECTRIC IND CO LTD

COUNTRY

N/A

APPL-NO: JP62263435

APPL-DATE: October 19, 1987

INT-CL (IPC): H01L023/50; H01L023/28

US-CL-CURRENT: 257/666,257/787

ABSTRACT:

PURPOSE: To make an electrode terminal not to come off due to external force

and thermal strain by providing the end surface of a lead frame

substrate with a stair part having more than one step and performing molding with sealing

resin in a shape of covering the stair part.

CONSTITUTION: An IC chip 16 is mounted on the other main surface 14 of a die

pad 11, and a pad of the IC chip and the other main surface 14 of an electrode

terminal 12 are bonded with a wire 17 so as to be continuously molded with

sealing resin 18 on the almost level with one main surface 13 by a transfer

method so that the electrode terminal and the main surface 13 of the die pad 11

may be exposed. At this time, a stair part 15 provided on a lead frame 20 is

also covered with sealing resin 18. Thereby, a reinforcing bar. 19 exposed to

an end surface of sealing resin 18 is also of the same projection type so as to

have very strong structure against coming-off even to external force.

06/21/2001, EAST Version: 1.02.0008

平1-10 の公開特許公報(A)

@int_Ci.4

出別記号

庁内整理番号

@公開 平成1年(19

H 01 L 23/50 23/28

G-7735-5F A-6835-5F

李査請求 未請求 発明の数 1

Q発明の名称

半導体集實回路裝置

. 会出 - 同 昭62(1987)10月19日

啓 久 大阪府門真市大字門真1006番地 松下電器医果

母 明 者 題

大阪府門實市大字門真1006番地 松下電器座菜 大阪府門其市大字門真1006番地

松下電器產業株式会社 の出版人 介理士 中尾 · 飯男 四代 理 人

外1名

1、発明の名称

半導体集款回路裝置

2、希許請求の範囲

複数の電板電子を有するリードフレームの一主 面の密度が、他の主面より終く、とのリードフレ ームの新面形状は少なくとも1数以上の数量を持 つ政権部を有するものでもり、単等体系数回路は 他の主面にマタントされ、少なくとも電気着子の 一主面を常出した形で一主面とほぼ平型に針止機 誰が成形されている半導体集表回路截倒。

3、発明の評価な説明

世雲上の利用分野

本発明は半導体集製団路をパッケージした半導 体集数国路製量に関するものである。

在来の社会

ポータブルな情報ファイルとしてのICカード はカードの一家化メモリ、マイクロブロセッサを 有する半導体条数回路装置を差込んで、リーグー クイメを介して情報を書き込み、飲み出し、抗去

する弦集視能を持っているが、180残格 カード厚みは最大の.84ミりとされてから 半導体表表回路装置は更に薄くしかも厚み 強く要求される。

益初半導体集数図路製置の基板はガラス シを基体とする質価蓄板が主義であったが スエポキシ基板では10カード用牛等体長) 厳懲に要求する解み禁度を十分に領足させ てはなかった。

そとでガラスエポキシ苗根の代りに厚ふ! よく半導体条数認知装置の背岸の厚み特別 させられるリードフレームを基質とする『 ド用半導件象数間路被置が提案された。 と(カード用中導体集教団路装置の構造を有41 し奴婢する。

複数本の電磁線子1とダイパッド2を有。 ードフレームBの上記ダイパッド2KIC: ョがマウントされ、上記10チップコのパ: (因示せず)と上記電極端子1がワイヤム。 されてかり、少なくとも上記写真な子1の一 5を算出した形で、しかも上記一主面5とほぼ平 组化対止側面6が1ランスファ成形法化より成形 された構造となっている。

発明が解決しようとする問題点

このような半導体集技区的装置に用いるリードフレーム8の厚味は、半導体集技器的装置に健康 の制限があることから O. 1 5 t リ以下が通常用い られる。ところが針止相質 6 と リードフレーム 8

なる。この状態でカード化しカードの携帯中ある いは使用中に何らかの異物が切断面にできたパリ、 あるいは電磁路子自体にひっかかり電磁路子をは がしてしまり可能性がある。このように電磁路子 がはがれたり、変形するとICカードとしての機 能が全く失なわれることになる。

本発明は上記問題点を載う、外的な力、無ひず 今等に対しても電板様子がはがれて使用不能にな らないようなリードフレームの構造を提供するも のである。

問題点を無失するための手数

そして上記問題点を無決する本発明の技術的手 取は、リードフレームの一主面の面積を他の主面 より終くし断面形状を凸辺として一主面とほぼ平 坦に針止樹脈を広形し、リードフレームの部面を 所定の距離、厚さでほぼ全辺にわたって針止御脈 で覆うように検放したものである。

作用

との構成化より電極建子のほぼ全辺が対止樹間 でおおわれているととから、電極端子を刷す外界 の他の主面でどの世界性を強化するために、リー ドフレーム8の新面をテーパ加工し、カナかに針 止例数 6 でリードフレーム 8 を覆り形としている が、リードフレームBの厚味が 0.1 5 ミリと非常 **に舞いため、針止樹脂 6 でリードフレーム 8 の 雄** 面を一部覆り形とした場合でもせいぜい厚味分の 0.15ミリ程度しか覆りことができず、炸面化タ ーパをつけても針止樹脂6に対するリードフレー 4.8の密度強度を署るしく向上させることはでき なかった。また前にも述べたが封止掛股もには難 形刻が入っているため、リードフレームBとの忠 潜性が悪く、例えば熱衝撃試験を行った時に発生 する私的ひずみによりカードフレームのが利れる 可能性も生じてくる。更にトランスファ底形装り ードフレーム8の補強パーを針止視針6の雑節に 拾ってほぼ平坦に全置にて切断して個片の半導体 集景回路装置にするわけであるが、補強パーの切 断面は全型で切断する際、わずかなパリが発生す ることと、完全に対止樹脂6の雄節と平坦にする ことは不可能で、わずかに切断面が突を出る形と

からの力が加わらず、また熱質等試験等による熱 ひずみに対しても電極雄子が刺れることがないた め信頼性の高い半導体集製回路装置を作ることが 可能となる。

实施例

 る構造のリードフレームである。とのリードフレーム20の作製方柱は一実施例として、まずブレス根でストレートにパンテングした接続いて別の全型を用い同じくブレス接によりリードフレーム20の経面のみをブレスし所定の量だけ食差部16を作った。他の方柱としてエッテングによる方法でも同様の設差部15を作ることは可能である。以上の設別はICテップを搭載するダイパッド11を有するリードフレーム20であるが、ダイパッド11の紅い電極端子12のみのリードフレームでもかまわない。

以上述べた数付もリードフレーム20を用いた 半導体象数回路装置の製造プロセスを第3回を~ のに示す。これは第2回のよーよの断面を扱わす ものである。ダイパッド11の他の主面14に ICチップ16をマウントし、上記ICチップ16 のパッド(図示せず)と上記電優塔子12の他の 主面14をワイヤ17で接続し(第3回を)、使いてトランスファ成形法にて上記電極塔子12、 及びダイパッド11の一主面12を算出させるど

のではなく、パンプを利用したフリップテップポンディング方式でもかまわない。また同時にリードフレーム200位の主面側をエッチング、サンドプラストメッキ法等で租面化処理が第こされていても良い。更にダイパッド11が無くICチップ16が電佐線子12にかかるようなリードフレーム20を用いる場合はICチップ16をマウントするダイボンド物質は絶縁性であることはいうまでもない。

発明の効果

本発明の半導体無限回路を登はリードフレーム 基度の集団に1 収以上の収差部を設け、収差部を 度う形で対止側距にて成形しているため、外的な 力にも電圧様子は刺れにくく、私有学試験等の私 ひずみに対しても、電極様子ははがれないことか ち、信頼性の高いものを得ることが可能となる。

4、図面の簡単な説明


第1回は本発明の半導体無視回路装置の一変発 例における電程電子就の拡大病視回、第2回』。 bは本発明に用いたリードフレームの構造を示す


とく、上記一主節13とほぼ平規だ対止制能18 て収形する(奴は知り)。 この時リードフレーム 20亿数付与九九数量部156上配針止樹脂18 て覆われる形となる。更に金型を用いて上記針止 樹脂18の雑節に沿って補強パー19を切断して 銀片の半導体集技団転扱配とする(第3回c)。 以上のペ元半導体集款回路基置の電極端子部の拡 大砲を第1回に示す。との第1回によれば電極路 子12の一主面と針止樹脂18はほぼ平坦に成形 されており、対止樹脂18化塩及した電極増子12 の一郎は、耳出している一主面より広がっている 構造となっている。とのことは、電磁能子12の 韓国に形成されている政芸部18を完全に対止徴 置18が覆っているととだなり、針止複な18の 雑節に算出している補強パー194両様の凸盤で あることから外的な力に対しても非常に刺れに弦 い製法となっている。

以上述べてもた実施例の中でICチップ16の パッドと包括第子12の要使にワイヤ11を用い ているが、ワイヤーポンディング法に設定するも

上面図と新面図、第3回を~ c は本発明の半導体 集被図路装置の製造フローを示す新面図、第4回 は従来のリードフレームを用いた半導体集積回路 業能の製造を示す新面図である。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名





RESIN SEALED TYPE SEMICONDUCTOR DEVICE JP4098864 Patent Number: 1992-03-31 Publication date: TAKASAKI YUKAKO Inventor(s): NEC KYUSHU LTD Applicant(s): Requested Patent: ☐ JP4098864 Application Number: JP19900216146 19900816 Priority Number(s): H01L23/50 IPC Classification: EC Classification: Equivalents: **Abstract** PURPOSE:To protect outer leads against deformation such as bend and to prevent soldering from deteriorating in reliability by a method wherein a support protruding from the side face of the outer lead toward an adjacent outer lead and insulators provided between the adjacent supports so as to connect them together are provided. CONSTITUTION:A lead frame is provided with inner leads 2 provided around an island 1, outer leads 4 provided outside a resin sealed region 3 and connected to the inner leads 2, a tie bar 5 provided near the resin sealed region 3 to support the outer leads 4 interlinking them together, a support 6 whose ends are projected and recessed so as to enable then to be engaged with each other and which protrude from the side face of the outer lead 4 distant from a resin sealed region toward the adjacent outer lead 4, and an insulator 7 provided to be interposed between the adjacent supports 6 so as to interlink the supports 6 together. By this setup, leads can be protected against deformation caused by external shock and improved

Data supplied from the esp@cenet database - I2

in reliability of soldering at mounting.